1. 제 목 : Semiconductor Processes in Nano Era





2. 연 사 : 강창진 박사 (삼성전자 반도체연구소)


1985 서울대 재료공학 학사


1990 KAIST 전자재료 석/박사


1990 - 1993 산업과학기술연구소


1993 - 현재 삼성전자 반도체연구소





3. 일 시 : 2003년 9월 30일 (화) 오후 5시





4. 장 소 : 301동 117호





5. 내 용 : 21세기에 접어들면서 반도체소자는 Design rule 100nm 이하의 Nano 시대를 맞이하게 되었다. 반도체소자의 이러한 scaling down은 반도체공정 및 장비의 연구개발에 있어 심각하고 많은 어려움들이 나타나고 있으며 이러한 문제들의 극복은 Nano 시대의 반도체 R& D의 핵심적 요소의 하나로 인식되고 있다.


본 세미나에서는 반도체의 기본 공정인 photolithography, dry etching, CMP & Cleaning, Metrology & Inspection등에 대한 현재 기술의 개략적인 공정인 photolithography, dry etching, CMP & Cleaning, Metrology & Inspection등에 대한 현재 기술의 개략적인 설명과 삼성전자 반도체연구소에서 행해지는 R&D, 그리고 향후 풀어야 할 기계공학과 관련된 문제들에 관하여 소개하고자 한다.








(삼성전자 반도체연구소에 관심이 있는 학생들의 많은 참석을 바랍니다)